SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Publication number: JP2000021772 (A)

Publication date:

2000-01-21

Inventor(s):

MORITA ETSUO +

Applicant(s):

SONY CORP +

Classification:

- international:

H01L21/20; H01L21/205; H01L21/335; H01L33/12; H01L33/16;

H01L33/32; H01S5/00; H01S5/323; H01S5/343; H01S5/02; H01L21/02; H01L33/00; H01S5/00; (IPC1-7): H01L21/20;

H01L33/00; H01S5/30

- European:


H01L21/205C3; H01L21/20B4; H01L21/335P3;

H01L33/00G3B2; H01L33/20

Application number: JP19980180930 19980626 **Priority number(s):** JP19980180930 19980626

Abstract of JP 2000021772 (A)

PROBLEM TO BE SOLVED: To improve the crystallinity of a nitride type III-V compd. semiconductor layer grown on a sapphire substrate. SOLUTION: A plurality of recesses 1a are formed into one main plane of a sapphire substrate 1, a nitride type III-V compd. semiconductor layer is grown thereon, at least a part of the inner surface of the recess 1a makes an angle of 10 deg. or more with the-one main plane of the sapphire substrate 1, the interior of the recess 1a is filled with a nitride type III-V compd. semiconductor crystal having a AI compsn. ratio higher than that of the nitride type III-V compd. semiconductor layer, e.g. AlxGa1-xN crystal 16 having an Al compsn. ratio x of 0.2 or more, and the recesses 1a are each 25 nm deep or more and 30 nm wide or more and may be formed, when the sapphire substrate 1 is thermally cleaned, or using the lithography, etching, thermal etching, etc.



Also published as:

JP4352473 (B2)

US6232623 (B1)

Data supplied from the espacenet database — Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特期2000-21772 (P2000-21772A)

(43)公開日 平成12年1月21日(2000.1.21)

4-13			
(51) Int.Cl. ⁷	識別記号	FΙ	デーマコート*(参考)
H 0 1 L 21/20		H 0 1 L 21/20	5F041
33/00		33/00	C 5F052
H 0 1 S 5/30		H 0 1 S 3/18	5 F O 7 3

審査請求 未請求 請求項の数31 〇L (全 12 頁)


		音工語水 不開水 語水項の数31 〇L (全 12 貝)	
(21)出顧番号	特顧平 10-180930	(71) 出顧人 000002185	
(22) 出顧日	平成10年6月26日(1998.6.26)	ソニー株式会社 東京都品川区北品川6 「目7番35号 (72)発明者 森田 悦男 東京都品川区北品川6 「目7番35号 ソニー株式会社内 (74)代理人 100082762 弁理士 杉浦 正知	
		Fターム(参考) 5F041 CA23 CA34 CA40 CA46 CA72 CA75 CA77 5F052 DA04 EA11 EA15 GC06 KA01 KA05 5F073 CA02 CA17 CB05 CB07 DA12 DA13 DA35	

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 サファイア基板上に成長させる窒化物系 I I I V族化合物半導体層の結晶性の向上を図る。

【解決手段】 サファイア基板1の一主面に複数の凹部 1 aを形成し、その上に窒化物系III-V族化合物半 導体層を成長させる。凹部1 aの内面の少なくとも一部 はサファイア基板1の一主面に対して10度以上の角度をなす。凹部1 aの内部は、窒化物系III-V族化合物半導体層よりもA1組成比が高い窒化物系III-V族化合物半導体結晶、例えばA1組成比×が0.2以上のA1、Ga1-x N結晶16で埋め込まれる。凹部1 a は深さを25 n m以上、幅を30 n m以上とする。凹部1 a はアファイア基板1のサーマルクリーニング時に形成してもよいし、リソグラフィーおよびエッチング、サーマルエッチングなどを用いて形成してもよい。



【特許請求の範囲】

【請求項1】 サファイア基板上に成長させた窒化物系 III-V族化合物半導体層を用いた半導体装置において、

上記サファイア基板と上記窒化物系III-V族化合物 半導体層との界面における上記サファイア基板に凹部が 設けられていることを特徴とする半導体装置。

【請求項2】 上記凹部の内面の少なくとも一部が上記サファイア基板の上記窒化物系 I I I - V族化合物半導体層側の一主面に対して10度以上の角度をなすことを特徴とする請求項1記載の半導体装置。

【請求項3】 上記サファイア基板の上記窒化物系 I I I V族化合物半導体層側の一主面がサファイア結晶の (0001) 面または (0001) 面から微小角度傾斜した面からなることを特徴とする請求項1記載の半導体装置。

【請求項4】 上記凹部は深さが25 nm以上、幅が30 nm以上あることを特徴とする請求項1記載の半導体装置。

【請求項5】 上記窒化物系 I I I - V族化合物半導体層よりも A 1 組成比が大きい窒化物系 I I I - V族化合物半導体結晶が上記凹部の内部に埋め込まれていることを特徴とする請求項 1 記載の半導体装置。

【請求項6】 上記凹部は深さが10nm以上、幅が30nm以上あることを特徴とする請求項5記載の半導体装置。

【請求項7】 上記サファイア基板と上記窒化物系 I I I V族化合物半導体層との界面に上記窒化物系 I I I V族化合物半導体層よりも A 1 組成比が大きい窒化物系 I I I V族化合物半導体結晶が上記凹部の内部を埋め込むように設けられていることを特徴とする請求項 1 記載の半導体装置。

【請求項8】 上記窒化物系 I I I - V族化合物半導体層が $A 1_{x1} G a_{1-x1-y1} I n_{y1} N (0 \le x 1 \le 1, 0 \le y 1 \le 1, 0 \le x 1 + y 1 \le 1)$ からなり、上記窒化物系 I I I - V族化合物半導体結晶が $A 1_{x2} G a_{1-x2-y2} I n_{y2} N (0 \le x 2 \le 1, 0 \le y 2 \le 1, 0 \le x 2 + y 2 \le 1)$ からなるとき、 $x 2 - x 1 \ge 0$. 1 であることを特徴とする請求項6記載の半導体装置。

【請求項9】 上記室化物系 III-V族化合物半導体層が $AI_{x1}Ga_{1-x1-y1}In_{y1}N(0 \le x 1 \le 1, 0 \le y 1 \le 1, 0 \le x 1 + y 1 \le 1)$ からなり、上記窒化物系 III-V族化合物半導体結晶が $AI_{x2}Ga_{1-x2-y2}In_{y2}N(0 \le x 2 \le 1, 0 \le y 2 \le 1, 0 \le x 2 + y 2 \le 1)$ からなるとき、 $x 2 - x 1 \ge 0$. 1であることを特徴とする請求項7記載の半導体装置。

【請求項10】 上記窒化物系III-V族化合物半導体層がGaN層である場合において、上記窒化物系III-V族化合物半導体結晶が $0.2 \le x \le 1$ のA1, Gal-xNからなることを特徴とする請求項5記載の半導

体装置。

【請求項11】 上記窒化物系III-V族化合物半導体結晶が $0.2 \le x \le 1$ の AI_x Ga_{1-x} Nからなることを特徴とする請求項7記載の半導体装置。

【請求項12】 上記凹部の内部に窒化物系 I I I - V 族化合物半導体結晶が埋め込まれており、上記窒化物系 I I I - V 族化合物半導体結晶の部分の透過電子顕微鏡像においてモアレ縞が観察されることを特徴とする請求 項1記載の半導体装置。

【請求項13】 上記凹部の内部に窒化物系 I I I - V 族化合物半導体結晶が埋め込まれており、上記窒化物系 I I I - V族化合物半導体結晶の(0002)反射とサファイア結晶の(0006)反射とを少なくとも励起した透過電子顕微鏡像において、上記凹部の部分に間隔が 1.37~1.67nmのモアレ縞が観察されることを特徴とする請求項1記載の半導体装置。

【請求項14】 上記窒化物系III-V族化合物半導体結晶の(0002)反射とサファイア結晶の(0006)反射とを少なくとも励起した透過電子顕微鏡像において、上記凹部の部分に間隔が1.37~1.67nmのモアレ縞が観察されることを特徴とする請求項10記載の半導体装置。

【請求項15】 上記窒化物系III-V族化合物半導体結晶の(0002)反射とサファイア結晶の(0006)反射とを少なくとも励起した透過電子顕微鏡像において、上記凹部の部分に間隔が1.37~1.67nmのモアレ縞が観察されることを特徴とする請求項11記載の半導体装置。

【請求項16】 サファイア基板上に成長させた窒化物系 I I I - V族化合物半導体層を用いた半導体装置の製造方法において、

サファイア基板の一主面に凹部を形成した後、上記サファイア基板の上記一主面上に窒化物系III-V族化合物半導体層を成長させるようにしたことを特徴とする半導体装置の製造方法。

【請求項17】 上記凹部の内面の少なくとも一部が上記サファイア基板の上記一主面に対して10度以上の角度をなすことを特徴とする請求項16記載の半導体装置の製造方法。

【請求項18】 上記サファイア基板の上記一主面がサファイア結晶の(0001)面または(0001)面から微小角度傾斜した面からなることを特徴とする請求項16記載の半導体装置の製造方法。

【請求項19】 上記凹部は深さが25nm以上、幅が30nm以上あることを特徴とする請求項16記載の半導体装置の製造方法。

【請求項20】 上記サファイア基板の上記一主面上に第1の温度の基板温度で窒化物系 I I I - V族化合物半導体からなるバッファ層を成長させ、次いで基板温度を上記第1の温度から上記第1の温度よりも高い第2の温

度に昇温した後、上記窒化物系 I I I - V族化合物半導体層を成長させるようにしたことを特徴とする請求項 1 6 記載の半導体装置の製造方法。

【請求項21】 上記サファイア基板上に基板温度を第3の温度からこの第3の温度よりも高い第4の温度に昇温しながら窒化物系III-V族化合物半導体からなるバッファ層を成長させるようにしたことを特徴とする請求項16記載の半導体装置の製造方法。

【請求項22】 上記サファイア基板上に基板温度を第5の温度からこの第5の温度よりも高い第6の温度に昇温しながら窒化物系III-V族化合物半導体層を直接成長させるようにしたことを特徴とする請求項16記載の半導体装置の製造方法。

【請求項23】 上記基板温度の昇温時の熱処理により、上記サファイア基板の上記凹部の内部に埋め込まれた上記バッファ層を結晶化または結晶性を向上させるとともに、上記サファイア基板のA1を上記バッファ層に拡散させることにより、少なくとも上記サファイア基板の上記凹部の内部に埋め込まれた、上記窒化物系III - V族化合物半導体層よりもA1組成比が高い窒化物系III-V族化合物半導体結晶を形成するようにしたことを特徴とする請求項21記載の半導体装置の製造方法。

【請求項24】 上記基板温度の昇温時の熱処理により、上記サファイア基板の上記凹部の内部に埋め込まれた上記バッファ層を結晶化または結晶性を向上させるとともに、上記サファイア基板のA1を上記バッファ層に拡散させることにより、少なくとも上記サファイア基板の上記凹部の内部に埋め込まれた、上記窒化物系III V族化合物半導体層よりもA1組成比が高い窒化物系III-V族化合物半導体結晶を形成するようにしたことを特徴とする請求項22記載の半導体装置の製造方法。

【請求項25】 上記基板温度の昇温時の熱処理により、上記サファイア基板の上記凹部の内部に埋め込まれた上記窒化物系III-V族化合物半導体層を結晶化または結晶性を向上させるとともに、上記サファイア基板のA1を上記窒化物系III-V族化合物半導体層に拡散させることにより、少なくとも上記サファイア基板の上記凹部の内部に埋め込まれた、上記窒化物系III-V族化合物半導体層よりもA1組成比が高い窒化物系III-V族化合物半導体結晶を形成するようにしたことを特徴とする請求項23記載の半導体装置の製造方法。 【請求項26】 上記凹部は深さが10nm以上、幅が30nm以上あることを特徴とする請求項23記載の半導体装置の製造方法。

【請求項27】 上記凹部は深さが10nm以上、幅が30nm以上あることを特徴とする請求項24記載の半導体装置の製造方法。

【請求項28】 上記凹部は深さが10 nm以上、幅が

30 n m以上あることを特徴とする請求項25記載の半 導体装置の製造方法。

【請求項29】 上記バッファ層を成長させる前に上記サファイア基板の上記一主面を窒化しておくようにしたことを特徴とする請求項20記載の半導体装置の製造方法。

【請求項30】 上記バッファ層を成長させる前に上記 サファイア基板の上記一主面を窒化しておくようにした ことを特徴とする請求項21記載の半導体装置の製造方 法。

【請求項31】 上記窒化物系III-V族化合物半導体層を成長させる前に上記サファイア基板の上記一主面を窒化しておくようにしたことを特徴とする請求項22記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置およびその製造方法に関し、特に、GaNなどの窒化物系III-V族化合物半導体を用いた半導体レーザや発光ダイオードあるいは電子走行素子に適用して好適なものである。

[0002]

【従来の技術】緑色あるいは青色から紫外線領域におよぶ発光材料として、A1、Ga、InなどのIII族元素とNを含むV族元素とからなる、GaNに代表される窒化物系III-V族化合物半導体を用いた半導体レーザや発光ダイオードが開発されている。このうち、発光ダイオードについてはすでに実用化されている。一方、半導体レーザにおいては、室温連続発振が実現されてはいるものの、長寿命化のためには窒化物系III-V族化合物半導体のさらなる結晶性の改善が必要とされている。そのために、ELOG-GaN(Epitaxially late rally overgrown GaN) などのGaNの結晶性を向上させる技術も応用されて効果を発揮している。しかし、その基本となる、結晶基板上に成長させた窒化物系II-V族化合物半導体層自体の結晶性のさらなる向上も望まれている。

【0003】一般的には基板結晶としてはサファイアまたはSiCが用いられ、十分に平坦化および鏡面化加工された結晶基板表面の清浄化が成長装置の中で行われた後、その上に窒化物系III-V族化合物半導体層の成長が行われる。この場合、目的とする半導体装置を製造するには、原子レベルで平坦な表面または界面構造を有する各種積層構造を形成することが必要であるため、基板表面も平坦さが維持または平坦化されるような表面清浄化方法および成長方法が用いられている。

【0004】結晶基板面を微傾斜させてその上の成長様式をステップフロー (Step Flow)モードにすることによって窒化物系 I I I - V族化合物半導体層の結晶性を向上させる方法も提案されている (特開平7-20174

5号公報)。

【0005】GaAs基板やInP基板を用いた場合においては、導波路中の導波光を反射する目的で、(001)基板表面に(111)B面からなる回折格子を形成した基板上にバッファ層を成長させてから、窒化物系II-V族化合物半導体層を成長させることが行われている(特開平8-264901号公報)。

【0006】また、サファイア基板とその上の窒化物系III-V族化合物半導体層との間に、A1Nバッファ層をはさんだり(特開平2-229476号公報)、GaNまたはA1GaNバッファ層をはさんだり(特開平4-297023号公報、特開平7-312350号公報)することによって結晶性の向上を図る手法や、サファイア基板表面を窒化することによって結晶性を向上させる手法(特開平5-41541号公報)などが知られている。また、格子定数の異なる複数のバッファ層とそのよいる。また、格子定数の異なる複数のバッファ層とその上のエピタキシャル層との格子定数差を小さくすることによって格子不整による欠陥を低く抑える方法が知られている(特開平9-63962号公報)。

[0007]

【発明が解決しようとする課題】一般に、サファイア基 板やSiC基板上に成長させた窒化物系III-V族化 合物半導体結晶には、結晶方位の「ふらつき」があると されている。つまり、この窒化物系III-V族化合物 半導体結晶は「モザイク結晶」である。この結晶方位の ふらつきは、大きく分けて、基板表面に垂直な軸の周り に回転するような方向にふらつく「ツイスト (Twist)」 モザイク成分と、軸方位が垂直方向からずれる方向にふ らつく「チルト(Tilt)」モザイク成分とに分けること ができる。これらのふらつきの大きさは通常、0.01 ~0.5°程度あるとされている。この結晶方位のふら つきの原因は、使用する基板とその上に成長させる窒化 物系III-V族化合物半導体層との結晶構造が異なる こと、および、それらの格子定数が互いに大きく異なる ためであると考えられている。また、安定なサファイア 結晶と窒化物系III-V族化合物半導体結晶との原子 間結合がそれらの結晶内部に比べて相対的に弱いため に、成長時にサファイア結晶からの結晶方位の引き継ぎ が正確に行われにくいことも要因と考えられる。

【0008】以上のようなモザイク結晶性のために、窒化物系 I I I - V族化合物半導体層を用いた半導体発光素子においては、発光効率の低下など、素子特性の向上が妨げられたり、寿命が短いなど、素子としての信頼性に問題が生じている。

【0009】したがって、この発明の目的は、サファイア基板上に成長させる窒化物系 I I I - V族化合物半導体層の結晶性の向上を図ることができる半導体装置およびその製造方法を提供することにある。

[0010]

【課題を解決するための手段】本発明者は、従来技術が 有する上述の課題を解決すべく、鋭意検討を行った。以 下にその概要について説明する。

【0011】本発明者は、サファイア基板上に成長させる窒化物系III-V族化合物半導体の結晶性の向上を図るためには、サファイア基板の表面がどのような状態にあるのが最適であるかについて検討した。このサファることが望ましいと考えられ、平坦化に努力が払われていたと言える。例えば、特開平8-83802号公報には、常圧雰囲気で900℃以上の温度に加熱してサファイア基板を熱処理する際に、面方位に対応して加熱時間および加熱温度を選択することによりサファイア基板をありまびかきまびテラス幅を制御することで、超平坦で、実質的に同一結晶方位を持つテラス面のみからなり、しかも直線状の規則的なステップサイトを持つ基板表面を得る技術が提案されている。

【0012】しかしながら、本発明者の検討によれば、サファイア基板上に成長させる窒化物系 I I I - V族化合物半導体の結晶性の向上を図るためには、上記の平坦化とは全く逆に、サファイア基板の表面に積極的に凹部を形成しておく方がよい。これは次のような理由による。

【0013】平坦なサファイア基板表面での結晶成長(気相成長および固相成長を含む)過程では、成長する窒化物系III-V族化合物半導体結晶の結晶方位は、基板表面に平行なただ一つの界面をはさむ窒化物系II-V族化合物半導体原子とサファイア結晶原子との相互作用のみで決定されるため、この界面での相互作用力が大きくないと、すでに述べた結晶方位のふらつき(ツイスト成分)の制御が弱くなる。これに対して、凹みを有する界面においては、基板に平行ではない斜め方向の結晶方位が限定されることが可能がある。このため、サファイア基板とその上に成長する窒化物系II-V族化合物半導体結晶との結晶方位関係をより正確に一致させることが可能となる。

【0014】ここで、均一な結晶方位のステップ状の微傾斜基板を用いる方法においては、結晶方位の束縛は1方向なのに対して、サファイア基板表面に凹部を設けた場合には、このサファイア基板上の窒化物系III-V族化合物半導体の成長は複数の結晶方向および結晶面によって制限されるため、サファイア基板とその上に成長する窒化物系III-V族化合物半導体層との結晶方位関係の一致に関してより大きな効果を得ることができる。

【0015】この発明は、本発明者による以上のような検討に基づいて案出されたものである。すなわち、上記目的を達成するために、この発明の第1の発明は、サフ

ァイア基板上に成長させた窒化物系III-V族化合物 半導体層を用いた半導体装置において、サファイア基板 と窒化物系III-V族化合物半導体層との界面におけ るサファイア基板に凹部が設けられていることを特徴と するものである。

【0016】この発明の第2の発明は、サファイア基板上に成長させた窒化物系III-V族化合物半導体層を用いた半導体装置の製造方法において、サファイア基板の一主面に凹部を形成した後、サファイア基板の一主面上に窒化物系III-V族化合物半導体層を成長させるようにしたことを特徴とするものである。

【0017】この発明において、サファイア基板の凹部は、種々の断面形状および平面形状とすることができ、点状であっても、線状であっても、点状のものと線状のものとを組み合わせたものであってもよい。また、これらの凹部は、種々の方法によって形成することができ、例えば、サファイア基板の表面をサーマルクリーニングする際の条件の制御や、リソグラフィー技術およびエッチング技術の利用や、サーマルエッチングなどにより形成してもよい。

【0018】この発明において、サファイア基板上に窒化物系III-V族化合物半導体層を成長させる際に、複数の結晶方向および結晶面によって成長を制限し、サファイア基板とその上に成長させる窒化物系III-V族化合物半導体層との結晶方位関係のより正確な一致を図る観点から、好適には、サファイア基板の凹部の内面の少なくとも一部がサファイア基板の一主面に対して10度以上の角度をなすようにする。また、凹部の大きっについては、同様な観点から、好適には、深さを25nm以上、幅を30nm以上とする。あるいは、後述のようにサファイア基板からのAIの拡散を容易にする観点からは、凹部の深さを10nm以上、幅を30nm以上とする。また、これらの凹部の幅は、好適には5μm以下、典型的には2μm以下である。

【0019】この発明において、典型的には、サファイア基板の一主面がサファイア結晶の(0001)面(いわゆる c 面)または(0001)面から微小角度傾斜した面からなる。ここで、微小角度とは、10度以内の角度を意味する。サファイア基板の一主面がこれらの面である場合、凹部の内面には種々の結晶面が現れ得る。具体的には、例えば、サファイア結晶の{11-26}面、{11-29}面などが現れる。実際に形成された凹部の内面の結晶面の角度の測定によると、凹部によって角度が異なるが、これらの二つの結晶面またはその間の角度になっている。

【0020】この発明において、窒化物系 I I I - V族化合物半導体層が形成された状態のサファイア基板の凹部の内部は、結晶方位のそろった窒化物系 I I I - V族化合物半導体結晶で埋め込まれている。ただし、必ずしも複数の凹部の全てが窒化物系 I I I - V族化合物半導

体結晶で埋め込まれている必要はない。この凹部に埋め 込まれた、結晶方位のそろった窒化物系III-V族化 合物半導体は、例えば、一主面に凹部が形成されたサフ ァイア基板上に窒化物系III-V族化合物半導体のバ ッファ層を低温で成長させた後、より高温で熱処理する ことにより形成することができる。この方法は、サファ イア基板上にまず低温で窒化物系III-V族化合物半 導体のバッファ層を成長させてから、基板温度を昇温さ せてこのバッファ層上に窒化物系III-V族化合物半 導体層を成長させるプロセスを用いる場合に適合するも のであるが、バッファ層の成長からその上の窒化物系I I I − V族化合物半導体層の成長を基板温度を低温から 高温に連続的に昇温させながら行うことによって、成長 中断による異常界面形成のない積層構造を実現すること ができる。さらに、別の方法として、バッファ層を成長 させずに、サファイア基板上に、基板温度を低温から高 温に昇温させながら、窒化物系III-V族化合物半導 体層を直接成長させ、サファイア基板の凹部に窒化物系 I I I - V族化合物半導体結晶を埋め込んでもよい。具 体的には、例えば、基板温度500~520℃から窒化 物系III-V族化合物半導体層の成長を開始して10 ○○~1100℃まで基板温度を昇温させながら成長を 続ける。そして、基板温度が1000~1100℃まで 上昇したら、基板温度をその温度に保持して成長を続け る。ただし、窒化物系III-V族化合物半導体層中に GaInN層などのInを含む層が含まれる場合、その 層の成長は700~800℃の基板温度で行う。

【0021】ここで、サファイア基板の凹部の中に結晶方位のそろった窒化物系III-V族化合物半導体結晶が形成されていることは、透過電子顕微鏡を用いたモアレ縞形成の有無によって判断することができる。例えば、窒化物系III-V族化合物半導体結晶の(0002)反射とサファイア結晶の(0006)反射とを少なくとも励起した透過電子顕微鏡像において、サファイア基板の凹部の内部に現れるこれらの格子面によるモアレ縞を観察することによって、結晶方位のそろった窒化物系III-V族化合物半導体結晶の成長を確かめることができる。このモアレ縞は、成長させた窒化物系III-V族化合物半導体の成分および組成に依存する間隔を有する。

【0022】この発明において、典型的には、サファイア基板とその上の窒化物系III-V族化合物半導体層との界面に、A12O3からなるサファイア基板を起源とするA1が拡散した高A1組成比窒化物系III-V族化合物半導体結晶からなるバッファ層が、サファイア基板の凹部を埋め込むように形成される。この高A1組成比窒化物系III-V族化合物半導体結晶は、サファイア基板の凹部の内部にのみ埋め込まれることもある。ここで、このバッファ層との界面におけるサファイア基板に凹部が設けられているため、サファイア基板とバッ

ファ層との接触面積は凹部の内面の面積分だけ増加して いるため、サファイア基板からバッファ層へのAlの拡 散は容易に行われる。例えば、窒化物系III-V族化 合物半導体層がAl_{x1}Ga_{1-x1-y1} In_{y1}N(0≤x1 ≤ 1 , $0 \leq y \leq 1 \leq 1$, $0 \leq x \leq 1 + y \leq 1$) $y \leq x \leq 1$ 窒化物系III-V族化合物半導体結晶がA1x2Ga $_{1-x\,2-y\,2}$ I $n_{y\,2}\,N$ ($0\,{\leq}\,x\,2\,{\leq}\,1$, $0\,{\leq}\,y\,2\,{\leq}\,1$, $0\,{\leq}$ ×2+y2≦1)からなる場合、好適には、×2-×1 ≥0.1となるようにする。この高A!組成比窒化物系 I I I - V族化合物半導体結晶が形成されることにより 次のような効果が得られる。すなわち、例えば、窒化物 系 I I I - V族化合物半導体層がGaN層である場合、 高A1組成比窒化物系III-V族化合物半導体結晶は AlGaN結晶となるが、このAlGaN結晶によりサ ファイア基板とGaN層とをAlを介して連続的に接続 することができるとともに、このAlGaN結晶はGa N層に比べてよりサファイア基板に近い格子定数を有す ることによりサファイア基板とGaN層との格子定数差 を緩和することができ、また、格子定数差によって生じ る不一致転位を減少させることができる。この高A1組 成比窒化物系III-V族化合物半導体結晶の形成は、 低温でバッファ層を成長させた後の基板温度の昇温時の 熱処理により行うことができる。あるいは、バッファ層 を成長させることなく、サファイア基板上に、基板温度 を低温から高温に上昇させながら、窒化物系III-V 族化合物半導体層を直接成長させる場合には、基板温度 の昇温の過程で行うことができる。さらにまた、サファ イア基板からのAlの拡散を有効に行わせる観点から は、好適には、成長前にサファイア基板の一主面を窒素 を含むガスにさらして窒化することによりA1とNとか らなる層を形成しておく。これらの場合、サファイア基 板に凹部が形成されていることにより、サファイア基板 とその上に成長される層との界面の接触面積が増大し、 Alの拡散反応が促進される。

【0023】ここで、サファイア基板と窒化物系III -V族化合物半導体層との界面に高A1組成比窒化物系 III─V族化合物半導体結晶が形成されていること は、透過電子顕微鏡を用いたモアレ縞を観察することに よって確認することができる。より具体的には、窒化物 系III-V族化合物半導体結晶の(0002)反射と サファイア結晶の(0006)反射とを少なくとも励起 した透過電子顕微鏡像において界面領域に間隔が0.8 ~1.7 nmのモアレ縞が観察されること、あるいは、 窒化物系III-V族化合物半導体結晶の(01-1 0) 反射とサファイア結晶の(11-20) 反射とを少 なくとも励起した透過電子顕微鏡像において界面領域に 間隔が1~2.1 nmの間隔のモアレ縞が観察されるこ と、あるいは、窒化物系III-V族化合物半導体結晶 の(0-220) 反射とサファイア結晶の(03-3 0) 反射とを少なくとも励起した透過電子顕微鏡像にお

いて $0.6\sim1.2$ nmの間隔のモアレ縞が観察されることによって判断することができる。

【0024】この発明において、窒化物系III-V族化合物半導体は、Ga、A1、InおよびBからなる群より選ばれた少なくとも一種のIII族元素と、少なくともNを含み、場合によってさらにAsまたはPを含むV族元素とからなり、具体例を挙げると、GaN、InN、A1N、A1GaInN、GaInN、A1GaInNなどである。

【0025】この発明において、窒化物系III-V族化合物半導体層の成長には、有機金属化学気相成長(MOCVD)法や、分子線エピタキシー(MBE)法などを用いることができる。

【0026】この発明において、半導体装置は、基本的にはどのようなものであってもよいが、具体的には、半導体レーザや発光ダイオードなどの発光素子あるいはGaN系FETなどの電子走行素子である。

【0027】上述のように構成されたこの発明によれば、サファイア基板の一主面に凹部が設けられていることにより、このサファイア基板上における窒化物系IIIーV族化合物半導体層の成長を複数の結晶方向および結晶面によって制限することができ、それによって、サファイア基板とその上に成長する窒化物系IIIーV族化合物半導体との結晶方位関係をより正確に一致させることができる。

[0028]

【発明の実施の形態】以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。

【0029】図1はこの発明の第1の実施形態によるGaN系半導体レーザを示し、図2はこのGaN系半導体レーザの基板表面付近の一部を拡大して示す。このGaN系半導体レーザはSCH (Separate Confinement Het erostructure) 構造を有するものである。

【0030】図1および図2に示すように、この第1の実施形態によるGaN系半導体レーザにおいては、c面サファイア基板1上に、GaNバッファ層2を介して、アンドープGaN層3、n型GaNコンタクト層4、n型A1GaNクラッド層5、n型GaN光導波層6、Ga1-xInxN/Ga1-yInyN多重量子井戸構造の活性層7、p型A1GaNキャップ層8、p型GaN光導波層9、p型A1GaNクラッド層10およびp型GaNコンタクト層11が順次積層されている。ここでp型A1GaNキャップ層8は、p型GaN光導波層9、p型A1GaNクラッド層10およびp型GaN光線を1GaNクラッド層10およびp型GaN光線を1GaNクラッド層10およびp型GaN光線を1mxN/Ga1-yInyN多重量子井戸構造の活性層7からInNが分解するのを防止するととに、活性層7からの電子のオーバーフローを防止するた

めのものである。

【0031】GaNバッファ層2は厚さが例えば30n mであり、アンドープGaN層3は厚さが例えば1μm である。n型GaNコンタクト層4は厚さが例えば4μ mであり、n型不純物として例えばSiがドープされて いる。n型A1GaNクラッド層5は厚さが例えば0. 5μmであり、n型不純物として例えばSiがドープさ れている。n型GaN光導波層6は厚さが例えばO.1 μmであり、n型不純物として例えばSiがドープされ ている。p型AIGaNキャップ層8は厚さが例えば2 Onmであり、p型不純物として例えばMgがドープさ れている。p型GaN光導波層9は厚さが例えば0.1 μmであり、p型不純物として例えばMgがドープされ ている。p型AIGaNクラッド層10は厚さが例えば O. 5μmであり、p型不純物として例えばMgがドー プされている。また、n型AlGaNクラッド層5およ びp型AIGaNクラッド層10のA1組成比は例えば 0.07、p型A1GaNキャップ層8のA1組成比は 例えば0.16である。 Ga_{1-x} In_x N/Ga_{1-y} In, N多重量子井戸構造の活性層7については、例えば x=0.11、y=0.01、 Ga_{1-x} In_x N層およ びGa_{1-y} In_y N層の厚さは例えばそれぞれ3nmお よび6 nm、井戸数は4である。n型AlGaNクラッ ド層5およびp型AlGaNクラッド層10のAl組成 比は例えば0.07、p型A1GaNキャップ層8のA 1組成比は例えば0.16である。

【0032】n型GaNコンタクト層4の上層部、n型 AlGaNクラッド層5、n型GaN光導波層6、Ga 1-x In_x N/Ga_{1-y} In_y N多重量子井戸構造の活 性層7、p型AIGaNキャップ層8、p型GaN光導 波層9、p型AIGaNクラッド層10およびp型Ga Nコンタクト層11は所定幅のメサ形状を有する。ま た、このメサ部におけるp型AIGaNクラッド層10 の上層部およびp型GaNコンタクト層11には一方向 に延在する所定幅のリッジ部12が形成されている。メ サ部の表面およびメサ部以外の部分のn型GaNコンタ クト層4の表面には例えばSiO₂ 膜のような絶縁膜1 3が設けられている。この絶縁膜13には、リッジ部1 2の上の部分に開口13aが、メサ部に隣接する部分の n型GaNコンタクト層4の上の部分に開口13bが設 けられている。そして、リッジ部12をまたぐようにp 側電極14が設けられており、絶縁膜13の開口13a を通じてリッジ部12のp型GaNコンタクト層11と オーミックコンタクトしている。このp側電極14は、 例えばNi膜、Pt膜およびAu膜を順次積層したNi /Pt/Au構造を有する。また、絶縁膜13の開口1 3bを通じてn型GaNコンタクト層4上にn側電極1 5がオーミックコンタクトして設けられている。このn 側電極15は、例えばTi膜、AI膜、Pt膜およびA u膜を順次積層したTi/Al/Pt/Au構造を有す

る。

【0033】図2に示すように、この第1の実施形態に おいては、従来のGaN系半導体レーザと異なり、c面 サファイア基板1とその上の窒化物系III-V族化合 物半導体層、具体的にはGaNバッファ層2との界面に おけるc面サファイア基板1に凹部1aが多数、例えば 109 c m-2程度の面密度で形成されている。これらの 凹部1aの断面形状は三角形、台形など種々のものであ ってよく、それらの平面形状も図3に例示するような六 角形、三角形、円形、これらが二つ以上組み合わさった ものなど種々のものであってよい。これらの凹部1aの 大きさは、例えば、深さが25 n m以上、幅が30 n m 以上である。また、これらの凹部1aの内部は、結晶方 位のそろったAlx Ga1-x N結晶16で埋め込まれて いる。ここで、この Al_x Ga_{1-x} N結晶 16 のAl 組 成比xは0.2以上である。また、サファイア結晶の (0006)反射とGaN結晶の(0002)反射とを 励起した電子顕微鏡像において、このAl_x Ga_{1-x} N 結晶16の部分で観察されるモアレ縞の間隔は、1.3 7~1.67nmである。

【0034】次に、上述のように構成されたこの第1の 実施形態によるGaN系半導体レーザの製造方法につい て説明する。

【0035】このGaN系半導体レーザを製造するには、まず、図4に示すように、表面が平坦化および鏡面化加工された。面サファイア基板1を用意し、この。面サファイア基板1を図示省略したMOCVD装置の反応管内に入れる。

【0036】次に、この反応管内で、水素ガス、アルゴンガスなどの不活性ガス、窒素ガスなどの雰囲気、好適には水素ガスのような還元性雰囲気において、基板温度を例えば1000~1300℃に設定して1~60分間熱処理することにより、c面サファイア基板1の表面のサーマルクリーニングを行うとともに、図5に示すように、表面に凹部1aを形成する。このとき、目的とする凹部1aの大きさや形状に応じて、基板温度および時間を調節する。

【0037】次に、基板温度を例えば520℃に下降させた後、図2に示すように、c面サファイア基板1の凹部1aが形成された表面上にMOCVD法によりGaNバッファ層2を成長させる。次に、基板温度を例えば1000℃まで上昇させ、MOCVD法により、GaNバッファ層2上にアンドープGaN層3、n型GaNコンタクト層4、n型AlGaNクラッド層5、n型GaN 光導波層6、Ga_{1-x} In_x N/Ga_{1-y} In_y N多重量子井戸構造の活性層7、p型AlGaNキャップ層8、p型GaN光導波層9、p型AlGaNクラッド層10およびp型GaNコンタクト層11を順次成長させる。ただし、Inを含む層であるGa_{1-x} In_x N/Ga_{1-y} In_y N多重量子井戸構造の活性層7の成長は基

【0038】上述のサーマルクリーニングから窒化物系 III-V族化合物半導体層の成長までの基板温度シーケンスの一例を図6に示す。

【0039】GaNバッファ層2の成長後の基板温度上 昇中の熱処理により、c面サファイア基板1の凹部1a の内部に埋め込まれたGaNバッファ層2が固相エピタ キシャル成長により結晶化するとともに、この結晶にc 面サファイア基板1からA1が拡散する。これによっ て、この凹部1aの内部に、結晶方位のそろったAlx Ga1-x N結晶16が形成される。透過電子顕微鏡によ るモアレ縞の間隔の測定によれば、この方法により、A l_x Ga_{1-x} N結晶16のA1組成比xを最大で0.9 5にもすることができることが可能である。また、この 結晶化およびA1拡散の過程で、c面サファイア基板1 とAl, Ga1-x N結晶16とがAlを共有して強固に 結合する。また、このAlx Ga1-x N結晶16はc面 サファイア基板1との格子定数差がGaNに比べて小さ いことにより、c面サファイア基板1とGaNバッファ 層2との格子定数差が緩和される。さらに、Alx Ga 1-x N結晶16およびその上のGaNバッファ層2の全 体で見ると、A1組成比が下から上にむかって徐々に減 少する構造となっているため、c面サファイア基板1と の格子不整が徐々に緩和されている。そして、A1、G a_{1-x} N結晶16を核としてGaNバッファ層2の結晶 化が進行し、最終的に優れた結晶性のGaNバッファ層 2が得られる。このため、この結晶性に優れたGaNバ ッファ層2上に成長されるアンドープGaN層3、n型 GaNコンタクト層4、n型A1GaNクラッド層5、 n型GaN光導波層6、Ga_{1-x} In_x N/Ga_{1-v} I n, N多重量子井戸構造の活性層7、p型A1GaNキ ャップ層8、p型GaN光導波層9、p型A1GaNク ラッド層10およびp型GaNコンタクト層11の結晶 性も優れたものとなる。

【0040】次に、p型GaNコンタクト層11の全面に例えばCVD法、真空蒸着法、スパッタリング法などにより例えば厚さが 0.4μ mの SiO_2 膜を形成した後、この SiO_2 膜上にリソグラフィーにより所定形状

のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして例えばフッ酸系のエッチング液を用いたウエットエッチングにより SiO_2 膜をエッチングする。これによって、p型GaNコンタクトGaN1上に SiO_2 膜からなるマスク(図示せず)が形成される。

【0041】次に、このマスクを用いて例えば反応性イオンエッチング(RIE)法によりn型GaNコンタクト層4に達するまでエッチングを行う。このとき、例えば、n型GaNコンタクト層4が0.5μmエッチングされるようにする。このRIEのエッチングガスとしては例えば塩素系ガスを用いる。

【0042】次に、マスクをエッチング除去した後、再び基板全面に例えばCVD法、真空蒸着法、スパッタリング法などにより例えば厚さが 0.2μ mの SiO_2 膜を形成した後、この SiO_2 膜上にリソグラフィーにより所定形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして例えばフッ酸系のエッチング液を用いたウエットエッチングにより SiO_2 膜をエッチングする。これによって、メサ部を含む基板表面に SiO_2 膜からなるマスク(図示せず)が形成される。

【0043】次に、このマスクを用いて例えばRIE法によりp型GaNコンタクト層11の厚さ方向の所定の深さまでエッチングを行うことにより溝を形成し、リッジ部12を形成する。このRIEのエッチングガスとしては例えば塩素系ガスを用いる。

【0044】次に、リソグラフィーによりn側電極形成領域を除いた領域の表面を覆うレジストパターン (図示せず)を形成する。

【0045】次に、このレジストパターンをマスクとして絶縁膜13をエッチングすることにより、開口13bを形成する。

【0046】次に、レジストパターンを残したままの状態で基板全面に例えば真空蒸着法によりTi膜、AI膜、Pt膜およびAu膜を順次形成した後、レジストパターンをその上に形成されたTi膜、AI膜、Pt膜およびAu膜とともに除去する(リフトオフ)。これによって、絶縁膜13の開口13bの部分におけるn型GaNコンタクト層4上にTi/A1/Pt/Au構造のn側電極15が形成される。

【0047】次に、例えば、窒素ガス雰囲気中において800℃で10分熱処理を行うことにより、p型A1GaNキャップ層8、p型GaN光導波層9、p型A1GaNクラッド層10およびp型GaNコンタクト層11にドープされたp型不純物の電気的活性化を行うとともに、n側電極15のアロイ処理を行う。

【0048】次に、リソグラフィーによりリッジ部12 の領域を除いた領域の表面を覆うレジストパターン(図 示せず)を形成する。 【0049】次に、レジストパターンをマスクとして絶縁膜13をエッチングすることにより開口13aを形成し、リッジ部12の上面を露出させる。

【0050】次に、リソグラフィーによりp側電極形成領域を除いた領域の表面を覆うレジストパターン (図示せず)を形成する。

【0051】次に、基板全面に例えば真空蒸着法により Ni膜、Pt膜およびAu膜を順次形成した後、レジストパターン22をその上に形成されたNi膜、Pt膜およびAu膜とともに除去する。これによって、図1に示すように、リッジ部12にまたがって、Ni/Pt/Au構造のP側電極14が形成される。次に、例えば、窒素ガス雰囲気中において600℃で20分熱処理を行うことにより、P側電極14のアロイ処理を行う。

【0052】この後、上述のようにしてレーザ構造が形成された。面サファイア基板1をバー状に加工して両共振器端面を形成し、さらに端面コーティングを施した後、このバーをチップ化する。これによって、目的とするリッジ構造およびSCH構造のGaN系半導体レーザが製造される。

【0053】以上のように、この第1の実施形態によれ ば、c面サファイア基板1の一主面に凹部1aを設け、 この一主面上に基板温度520℃でGaNバッファ層2 を成長させた後、基板温度を1000℃に上昇させ、そ の過程で、凹部1aに埋め込まれたGaNバッファ層2 を固相成長により結晶化させるとともに、Alを拡散さ せてAlx Ga1-x N結晶16とし、さらにこのAlx Ga1-x N結晶16を核としてGaNバッファ層2全体 を結晶化させることによりGaNバッファ層2全体を結 晶化していることにより、このGaNバッファ層2上に 成長させるアンドープGaN層3、n型GaNコンタク ト層4、n型A1GaNクラッド層5、n型GaN光導 波層6、Ga_{1-x} In_x N/Ga_{1-y} In_y N多重量子 井戸構造の活性層7、p型AlGaNキャップ層8、p 型GaN光導波層9、p型A1GaNクラッド層10お よびp型GaNコンタクト層11の結晶性も優れたもの とすることができる。これによって、高性能、長寿命、 高信頼性のGaN系半導体レーザを実現することができ る。

【0054】次に、この発明の第2の実施形態について説明する。

【0055】この第2の実施形態においては、第1の実施形態と同様にして、c面サファイア基板1の表面に凹部1aを形成した後、このc面サファイア基板1の表面を高温、例えば1000℃程度の温度で窒素を含む原料ガス、例えばアンモニアガスにさらして窒化し、A1とNとを含む窒化層を形成する。この後、第1の実施形態と同様にして、GaNバッファ層2の成長以降の工程を進め、目的とするGaN系半導体レーザを製造する。

【0056】この第2の実施形態によれば、第1の実施

形態と同様な利点に加えて、次のような利点を得ることができる。すなわち、c面サファイア基板1の表面に凹部1aを形成し、さらにこの表面に窒化層を形成してからGaNバッファ層2を成長させていることにより、この窒化層と凹部1aに埋め込まれたGaNバッファ層2との間でのA1の拡散反応によってGaNバッファ層2にA1が拡散し、逆に窒化層にGaが拡散する。そして、この結果、A1の拡散を大幅に促進することができ、A1組成比×の高いA1、Ga1-x N結晶16を形成する場合に有利となる。

【0057】次に、この発明の第3の実施形態について説明する。

【0058】図7に示すように、この第3の実施形態によるGaN系半導体レーザにおいては、c面サファイア基板1とGaNバッファ層2との界面全体に、結晶方位のそろったAl、Ga_{1-x} N結晶16が凹部1aを埋め込むように形成されている。その他のことは第1の実施形態によるGaN系半導体レーザと同様である。

【0059】この第3の実施形態によれば、第1の実施 形態と同様な利点を得ることができる。

【0060】次に、この発明の第4の実施形態について説明する。

【0061】この第4の実施形態においては、第1の実施形態と同様にしてc面サファイア基板1の表面に凹部1aを形成した後、基板温度を520℃に降下させ、基板温度をこの温度から1000℃まで上昇させながら、c面サファイア基板1上に直接アンドープGaN層2を成長させ、引き続いてその上に第1の実施形態と同様にしてn型GaNコンタクト層3以降の層を成長させる。このときのサーマルクリーニングから窒化物系IIIーV族化合物半導体層の成長までの基板温度シーケンスの一例を図8に示す。

【0062】この第4の実施形態によれば、c面サファイア基板1の凹部1aからアンドープGaN層2の結晶化が起きることにより、アンドープGaN層2全体の結晶性を優れたものとすることができ、これによってその上に成長させる窒化物系III-V族化合物半導体層の結晶性も優れたものとすることができる。

【0063】次に、この発明の第5の実施形態について説明する。

【0064】図9および図10に示すように、この第5の実施形態によるGaN系半導体レーザにおいては、c面サファイア基板1の表面に、一方向(例えば、〈11-20〉方向)に互いに平行に延びる複数の直線状の凹部1aが設けられ、この凹部1aの内部にA1、Ganaが設けられ、この凹部1aの内部にA1、Ganaが設けられ、この凹部1aの内部にA1、Ganan、N結晶16が埋め込まれている。その他のことは、第1の実施形態と同様である。

【0065】この第5の実施形態によるGaN系半導体 レーザの製造方法は、c面サファイア基板1の凹部1a の形成方法が異なることを除いて、第1の実施形態によ るGaN系半導体レーザの製造方法と同様である。この第5の実施形態においては、凹部1aは、表面が平坦化および鏡面化加工されたc面サファイア基板1上にリソグラフィーにより所定のストライプ形状のレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとしてc面サファイア基板1をドライエッチングにより所定深さまでエッチングすることにより形成する。

【0066】この第5の実施形態によれば、第1の実施 形態と同様な利点を得ることができる。

【0067】次に、この発明の第6の実施形態について説明する。

【0068】図11および図12に示すように、この第6の実施形態によるGaN系半導体レーザにおいては、c面サファイア基板1の表面に、六角形の平面形状の凹部1aが二次元アレイ状に設けられ、この凹部1aの内部にAlx Gai-x N結晶16が埋め込まれている。その他のことは、第1の実施形態と同様である。

【0069】この第5の実施形態によるGaN系半導体レーザの製造方法は、c面サファイア基板1の凹部1aの形成方法が異なることを除いて、第1の実施形態によるGaN系半導体レーザの製造方法と同様である。すなわち、この第5の実施形態においては、凹部1aは、表面が平坦化および鏡面化加工されたc面サファイア基板1上にリソグラフィーにより所定の六角形状のレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとしてc面サファイア基板1をドライエッチングにより所定深さまでエッチングすることにより形成する。

【0070】この第6の実施形態によれば、第1の実施 形態と同様な利点を得ることができる。

【0071】以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。

【0072】例えば、上述の第1~第6の実施形態において挙げた数値、構造、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、原料、プロセスなどを用いてもよい。

【0073】また、上述の第1~第4の実施形態においては、MOCVD装置の反応管内でで面サファイア基板1の表面をサーマルクリーニングすることにより凹部1 aを形成しているが、別の装置でで面サファイア基板1の表面にサーマルクリーニングにより凹部1 aを形成した後、こので面サファイア基板1をMOCVD装置の反応管内に移してから再度サーマルクリーニングを行い、その後成長を行うようにしてもよい。

【0074】また、第1~第3、第5および第6の実施 形態においては、バッファ層としてGaNバッファ層2 を成長させているが、バッファ層としては一般的にはA $1_x G a_{1-x-y} I n_y N (0 \le x \le 1, 0 \le y \le 1, 0 \le x + y \le 1)$ 層を用いることができる。

【0075】さらに、上述の第1~第6の実施形態においては、この発明をSCH構造のGaN系半導体レーザに適用した場合について説明したが、この発明は、DH (Double Heterostructure)構造のGaN系半導体レーザに適用することもできる。また、活性層7として単一量子井戸構造のものを用いてもよい。また、レーザ構造としては、利得導波型または屈折率導波型半導体レーザを実現するリッジ導波路型、内部電流狭窄型、構造基板型、縦モード制御型(分布帰還(DFB)型または分布ブラッグ反射(DBR)型半導体レーザ)などの各種のものを用いることができる。また、この発明は、GaN系発光ダイオードに適用することもでき、さらには、GaN系FETなどの電子走行素子に適用することもできる。

[0076]

【発明の効果】以上説明したように、この発明によれば、サファイア基板の一主面に複数の凹部が設けられていることにより、このサファイア基板上における窒化物系IIIーV族化合物半導体層の成長を複数の結晶方向および結晶面によって制限することができる。このため、サファイア基板とその上に成長する窒化物系IIIーV族化合物半導体との結晶方位関係をより正確に一致させることができ、窒化物系IIIーV族化合物半導体層の結晶性を優れたものとすることができる。

【図面の簡単な説明】

【図1】この発明の第1の実施形態によるGaN系半導体レーザの共振器長方向に垂直な断面図である。

【図2】この発明の第1の実施形態によるGaN系半導体レーザの一部を拡大して示す断面図である。

【図3】この発明の第1の実施形態によるGaN系半導体レーザにおいてc面サファイア基板の表面に形成する凹部の平面形状の例を示す平面図である。

【図4】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。

【図5】この発明の第1の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。

【図6】この発明の第1の実施形態によるGaN系半導体レーザの製造方法における基板温度シーケンスの一例を示す略線図である。

【図7】この発明の第3の実施形態によるGaN系半導体レーザの製造方法を説明するための断面図である。

【図8】この発明の第4の実施形態によるGaN系半導体レーザの製造方法における基板温度シーケンスの一例を示す略線図である。

【図9】この発明の第5の実施形態によるGaN系半導体レーザの一部を拡大して示す断面図である。

【図10】この発明の第5の実施形態によるGaN系半 導体レーザの製造方法を説明するための平面図である。


【図11】この発明の第6の実施形態によるGaN系半 導体レーザの一部を拡大して示す断面図である。


【図12】この発明の第6の実施形態によるGaN系半 導体レーザの製造方法を説明するための平面図である。 【符号の説明】


1···c面サファイア基板、1 a···凹部、2··

・・・n型GaNコンタクト層、5・・・n型AlGa Nクラッド層、6・・・n型GaN光導波層、7・・・ 活性層、8・・・p型AlGaNキャップ層、9・・・ p型GaN光導波層、10···p型AIGaNクラッ ド層、11・・・p型GaNコンタクト層、12・・・ リッジ部、13・・・絶縁膜、14・・・p側電極、1 ・GaNバッファ層、3・・・アンドープGaN層、4 5・・・n側電極、16・・・Al_x Ga_{1-x} N結晶


【図1】














【図8】




[図10]




【図12】



【図7】



【図9】



【図11】

